2月11日消息，韩媒ZDNet Korea当地时间昨日报道称，三星电子对其正在研发中的下一代1c nm制程DRAM内存进行了设计调整，以期更快实现良率提升。

报道称，三星此前为1c nm内存设定了更为严格的线宽要求，目的是增加存储密度，提升单位晶圆的位元产出，进而建立相较竞争对手的成本优势。不过更低的线宽也意味着对工艺稳定性的要求更高，这对三星造成了良率方面的压力。

知情人士宣称，三星电子在2024年底对1c nm DRAM的设计进行了更改：核心电路线宽保持不变，外围电路线宽的要求则被放松，目的是尽快让1c nm的良率上升至支持大规律量产的水平。

考虑到1c nm将被用于HBM4内存、此前1b nm面临一系列良率问题等因素，1c nm是否能顺利进入量产将深刻影响三星电子未来数年在DRAM领域的竞争力。