如今，随着芯片不断缩微化，其迭代的周期被进一步拉长，但追求先进芯片工艺的道路上，台积电一直在不断突破。

近日，台积电在荷兰阿姆斯特丹举行的欧洲开放创新平台（OIP）生态系统论坛上宣布，该公司未来几年的计划基本保持不变，将于2025年底开始量产N2（2纳米级）制程，并于2026年底量产A16（1.6纳米级）制程。

2024年4月，台积电在北美技术研讨会上正式宣布了名为“A16”的1.6纳米工艺技术，并计划于2026年下半年开始量产。

据介绍，台积电的1.6纳米芯片“A16”技术具有多项创新点，其中最显著的是其超级电源轨（SPR）背面供电网络。这一技术是台积电首创，专为高性能计算产品设计，旨在提高芯片的性能和降低功耗。

具体来说，A16技术采用了栅极全环（GAAFET）纳米片晶体管，并结合了背面电源轨（SPR）技术。

背面电源轨技术是一种晶背供电的逻辑IC布线方案，该技术可以分离电源线与讯号线的配置，推动2nm以下逻辑芯片持续微缩，还能增强供电效能从而提升系统性能。简而言之，就是晶圆背面的空间很有利用的发展潜力，如果能将电源轨从前端移到背面，那么可以缓解晶圆正面的拥塞，自然就能实现芯片的微缩。这是A16技术的创新思路之一。

这种创新的供电方式通过背面接触取代传统的电源通孔，从而提升了逻辑密度和性能。与上一代N2P工艺相比，A16在相同电压下速度提升了8%-10%，功耗降低了15%-20%，芯片密度也提升了1.1倍。

此外，A16还引入了背面供电网络技术（BSPDN），进一步优化了电源传输效率，使得高性能计算产品能够更好地利用复杂的信号路径和密集电源电路。

根据此前信息，台积电还与新思科技合作开发了支持A16工艺的背面布线功能，以解决万亿晶体管设计中的电源分配和信号布线问题。台积电还与另一家软件公司ANSYS展开深度合作，双方将整合AI技术，以加速3D集成电路的设计进程。

然而，背面供电技术的实施也面临一些挑战。台积电设计解决方案探索总监Ken Wang就指出，背面供电也增加了必须缓解的散热问题。

同时，在nTSV工艺中，需要确保纳米级孔中铜金属涂布均匀，这需要更多设备协助检测。此外，背面供电技术需要打磨晶圆背面至薄到可以接触电晶体，这导致晶圆刚性大打折扣，因此必须在晶圆正面键合一片载体晶圆来承载背面制造过程。

Ken Wang表示，“A16是一种适用于具有复杂路线和密集PDN（供电网络）的设计的技术。然而，它也带来了新的挑战，因此需要额外的设计工作。我们的背面触点VB也需要勤奋地进行完整的芯片验证。与此同时，我们有一个全面的A16 EDA支持计划。该计划正在进行中，我们将继续更新A16 EDA状态。”

不过，台积电的最新芯片工艺一直受到各大科技巨头的青睐。按照此前的应用规律，1.6纳米芯片可能会被用于未来几代苹果芯片。